TSMC: Pengeluaran percubaan risiko proses 2nm tahun depan

Dalam laporan tahunan mereka yang baru dikeluarkan, Pengerusi TSMC Deyin Liu dan Ketua Pegawai Eksekutif Chieh-Jia Wei mendedahkan kemajuan yang berkaitan dengan proses 2nm.
Menurut surat kepada pemegang saham, mereka telah meningkatkan usaha R&D mereka pada tahun lepas, mengusahakan teknologi, terutamanya proses 2nm, membelanjakan $5.47 bilion untuk R&D untuk mengembangkan kepimpinan dan pembezaan teknologi mereka.
Untuk proses 2nm, TSMC akan menggunakan struktur transistor nanosheet dengan prestasi yang lebih baik dan kecekapan tenaga. Berbanding dengan proses N3E, proses 2nm akan meningkatkan kelajuan sebanyak 10%-15% pada penggunaan kuasa yang sama atau mengurangkan penggunaan kuasa sebanyak 25%-30% pada kelajuan yang sama untuk memenuhi permintaan yang semakin meningkat untuk pengkomputeran cekap tenaga.
Pada masa ini, pembangunan proses 2nm sedang berjalan seperti yang dirancang, dengan pengeluaran perintis berisiko pada 2024 dan pengeluaran besar-besaran pada 2025.